【雁默專欄】黃仁勳與台積電故意「歪解」華為韜定律？

雁默／自由撰稿人

近日，華為推出韜（τ）定律工程主張，立刻引起正反兩面的爭議，事實上，即便在大陸內部也有認為此主張「言過其實」的唱衰者，而不只是西方的質疑。

黃仁勳表示，所謂「3D堆疊」技術，台積電已有十年的經驗累積，因此，韜定律「對華為來說是突破，但對台積電並不是威脅」。此外，台積電表示。「華為韜定律非革命性創新」，「未來影響晶片發展的關鍵限制不再只是運算能力,而是能源效率」。

這是「禮貌性肯定 + 淡化威脅敘事」，是企業面對競爭者的典型回應。公平地說，黃仁勳與台積電並沒有說謊，但只說了部分事實。

從製造層面看，確實，台積電的 SoIC、CoWoS 就是在製程後段與封裝程序上實現「時間微縮」的技術，韜定律也繞不開這段工序。然而，從設計層面看，韜定律的主張是連晶片內部都搞「時間微縮」，而不是多個「晶片堆疊」而已。

更精確地說，韜定律主張從設計層面就務求「縮時」，然後藉製造面的先進封裝技術來實現。而這意味著「工程理念的翻新」，即便韜定律在嚴格意義上並非革命性主張。

此一理念翻新，必需突破的是散熱問題，良率問題，功耗問題，以及生產成本問題。這便是當前業界公認的，對韜定律的「保留看法」。

我認為，華為選在今年夏季公布韜定律，是為了高舉秋，冬季上市的「麒麟2026」晶片，也就是首款完整採用「邏輯折疊」架構的商用晶片。與此同時，華為稱，運用韜定律邏輯折疊技術，能在2031年實現「等效1.4奈米」的晶片。

換言之，韜定律不但是新的工程路線主張，也是一種「戰略宣傳」，華為給出了時間表，一方面提振市場信心，另一方面也在招兵買馬，希望全球業界共同參與韜定律技術路線的發展。其中，以EDA(電子設計自動化軟體)廠商的加入最為關鍵。

如上述，韜定律是從設計端就開始「改變結構」，而當前的EDA提供的是「微縮空間」的設計路徑，而不是「微縮時間」，因此，重新打造「韜定律EDA」勢在必行，而這大工程，光靠華為是做不到的。

這麼看來，散熱問題，良率問題，功耗問題，以及生產成本等等問題，「麒麟2026」應該已解決了，或「解決到可以接受的程度」，這才符合「韜定律啦啦隊，麒麟2026主角」的戰略宣傳敘事。因此，全球都等著看「麒麟2026」亮相。

設使「麒麟2026」真的解決了業界質疑的諸多技術問題，那對台積電是威脅嗎？正確地說，對台積電主要的生意不具威脅，但眼光若放到五年後，華為一旦實現「先進製程晶片白菜價」，台積電就沒這麼淡定了。

舉個例子，傳統摩爾定律的晶片技術路線是，駕駛汽車從A點到B點，汽車可想成EUV光刻機。韜定律是在沒有汽車(EUV)的狀況下，從A點搭捷運到高鐵站，再搭高鐵到B點。而為了達到與駕駛汽車到點的時間差不多，韜定律要求從搭捷運開始就尋找最省時的路線到高鐵站。

汽車會遇到紅綠燈，塞車，中途加油等延遲了時間，但捷運與高鐵沒這個問題，只是比汽車要繞路，所以要精準算好捷運與高鐵到站的時間。

如果韜定律達成了與汽車直達一樣快的目標，就直接意味著成本的下降。因為搭乘公共運輸系統的票價比油錢省得多。

此外，中國大陸發展韜定律路線，雖減緩了對EUV的需求，但不代表大陸停止研發EUV，而華為預測2031年實現等效1.4奈米晶片，並未以國產EUV光刻機在此時間點出現為前提。因此，如果國產EUV在2030年左右出現，那就意味著EUV搭配韜定律製程，能實現比1.4奈米更先進的晶片。

這才是台積電會感到威脅的前景，而壟斷的好日子可能只有5到10年了。

當然，台積電也有自己的技術路線不斷優化製程，但光刻機是別人的，成本高昂。華為雖也需要付出造就新EDA生態的成本，但頭過身就過，關鍵生產設備掌握在自己手裡，而不是掌握在ASML，EDA巨頭與其他國家生產設備商手裡。

韜定律真正的威脅，其實正是台積電的底氣 —— 西方(主要買家)不會使用韜定律設計芯片，畢竟有汽車的人不需要搭乘公共運輸工具，且汽車開慣了，改為規劃捷運高鐵路線既陌生又麻煩。而這便使得「台積電生態」很難避免高價路線。

台積電不是不知道這個道理，但愈是害怕，就愈想淡化威脅，所以不失禮貌地「歪解」韜定律是有必要的。

【以上言論為第三人投書，不代表本刊立場，讀者請本於客觀事證自行評價】

照片來源：CNEWS匯流新聞網資料照

《更多CNEWS匯流新聞網報導》

【雁默專欄】美國智庫想要怎樣的鄭麗文？

【雁默專欄】盧秀燕的難關不是鄭麗文 而是良知

【文章轉載請註明出處】