回到頂端
|||
熱門:

東芝榮獲第63屆大河內紀念技術大獎

中央社/ 2017.02.20 00:00
(中央社訊息服務20170220 13:31:47)透過降低相鄰儲存單元耦合效應,實現多位元/單元(multi-bit/cell) NAND快閃記憶體高密度設計規則的突破性進展

東京--(美國商業資訊)--東芝公司(TOKYO:6502)榮獲第63屆大河內紀念技術大獎,該獎項是日本工業技術領域最負盛名的獎項,充分認可了東芝近期在尖端半導體技術方面所取得的成績。

大河內獎(Okochi Prize)始於1954年,旨在表揚包括生產技術研發在內的諸多領域的工業工程進步。最近四年,憑藉在卓越研發和製造方面的突出成就,東芝多次榮獲該獎項。今年,該獎項表揚了東芝透過降低相鄰儲存單元耦合效應實現多位元/單元NAND快閃記憶體高密度設計規則的突破性技術。頒獎典禮將於3月24日在東京舉行。

東芝發明的NAND快閃記憶體是一項儲存技術,它使現代生活不可或缺的個人數位設備成為可能。NAND快閃記憶體廣泛應用於智慧型手機、平板電腦和個人電腦、SD記憶卡和USB記憶體以及SSD等工業存放裝置。

利用設計規則縮減和多位元/單元技術,NAND快閃記憶體在實現低成本的同時具備大儲存容量。然而,不斷小型化使儲存單元更為緊湊,因此,當對相鄰單元進行程式設計時,儲存單元中的電子數量會受到影響。對利用更少電子來記錄資料的多位元儲存單元來說,這是一個致命問題,會導致資料讀取錯誤。

東芝將技術成果應用於MLC (2bit/cell) NAND快閃記憶體,可確保高水準的資料可靠性。該技術以多單元程式設計次序為基礎:首先在一個單元中進行一位元程式設計,然後在相鄰單元中進行一位元程式設計,最後在第一單元中進行另一位元的程式設計。這種單獨添加資料位元的方法可有效降低相鄰單元之間的耦合干擾。該次序借助標記單元確定單元中程式設計的位元數,可與現有產品相容。

一項更先進的技術支援東芝製造高可靠性TLC (3bit/cell) NAND。這項技術透過每單元位元數更高的三步程式設計方式將依序程式設計引進TLC NAND單元,可確保快速、準確的程式設計,幾乎可消除相鄰單元之間的耦合干擾。

利用多位元/單元技術減小晶片尺寸可帶來多重益處:降低生產期間能耗;減少加工期間材料用量;降低環境影響;以及提高產量。它還支援東芝將高容量、低成本的NAND快閃記憶體推向市場,為更廣泛的產品應用和不斷進步的資訊化社會提供支援。

東芝將不斷推動快閃記憶體技術創新,以滿足資訊化產業需求。

獲獎技術

透過降低相鄰儲存單元耦合效應實現多位元/單元NAND快閃記憶體的高密度設計規則的技術

獲獎名單

Noboru Shibata,記憶體部

Masaki Fujiu,記憶體部

Hiroshi Sukegawa,半導體研發中心

東芝公司儲存與電子元件解決方案公司

關於東芝

東芝於1875年在東京成立,東芝公司是一家《財星》雜誌全球500大企業,致力於運用能源、基礎建設和儲存領域的創新技術為客戶創造更美好的生活和世界。在「為了人類和地球的明天」的經營理念指引下,東芝憑藉遍及全球的員工人數達188,000人的551家附屬公司網路推動業務發展,實現超過5.6兆日圓的年銷售額(約合500億美元,2016年3月31日)。

更多資訊請造訪東芝網站:www.toshiba.co.jp/index.htm

原文版本可在businesswire.com上查閱:http://www.businesswire.com/news/home/20170216006465/en/

免責聲明:本公告之原文版本乃官方授權版本。譯文僅供方便瞭解之用,煩請參照原文,原文版本乃唯一具法律效力之版本。

聯絡方式:

東芝公司

儲存與電子元件解決方案公司

Koichi Tanaka / Kota Yamaji, +81-3-3457-3576

公關與投資人關係部

業務規劃部

semicon-NR-mailbox@ml.toshiba.co.jp

訊息來源:business wire

社群留言