中國在十五五期間，如何突破美國晶片禁令並實現AI算力與半導體供應鏈的自主化？

在美國商務部實施出口管制、鎖定極紫外光（EUV）微影設備及先進晶片流通的背景下，中國在「十五五」期間要維持龐大AI算力需求，採取的是一條典型的「非對稱架構突圍與工程化替代」路徑。

北京很清楚，短時間內正面硬碰荷蘭ASML的EUV技術護城河成本極高，因此其突圍戰略並非單點對決，而是將整條半導體製造與運算體系進行立體化拆解與重構：

一、製造端：深紫外光（DUV）多重曝光極限化與國產替代

1. 國產浸潤式 DUV 的量產落地 在無法取得外國頂級曝光設備的情況下，中國集中資源推進國產 193nm 浸潤式 DUV 曝光機的量產與裝機。其策略是先滿足 28nm、14nm 的完全國產化，並藉由多重曝光技術（Multi-patterning, 如 SADP/SAQP）向 7nm 甚至 5nm 工藝延伸。
2. 容忍良率折損，用「國家資本＋工程師紅利」補足 利用 DUV 刻蝕先進節點會面臨良率偏低與成本倍增的物理瓶頸。但在國家專項基金（如大基金三期）與政府採購兜底的機制下，這種商業上的「不經濟」轉化為「戰略必要」，透過持續試錯加速產線與材料（如北方華創的刻蝕機、中微半導體、國產光阻劑）的驗證迭代。

二、架構端：先進封裝與小晶片（Chiplet）的非對稱代補

若單一晶片的電晶體密度受限於製程，中國便透過「立體化結構」來換取等效算力：

• Chiplet（小晶片）與 2.5D/3D 先進封裝： 華為與中芯國際等體系大量採用 Chiplet 模式，將多顆由成熟或次先進製程製造的運算核心、I/O 與記憶體單元，透過微凸塊（Micro-bump）、中介層（Interposer）及玻璃基板技術進行高密度互連。
• 以封裝面積換取算力密度： 在 AI 晶片（如華為昇騰 Ascend 系列）上，藉由擴大矽片面積與堆疊架構，彌補單核性能與輝達（Nvidia）旗艦產品的代差。
• 突破高頻寬記憶體（HBM）壁壘： 長鑫存儲（CXMT）等本土存儲大廠加速推動先進 DRAM 與本土 HBM 堆疊技術研發，解決「記憶體牆」（Memory Wall）對大模型訓練的吞吐瓶頸。

三、系統與演算法端：軟硬協同與分散式「算力互聯」

既然單晶片算力（Compute-per-chip）存在差距，中國便以龐大的能源與基建護城河在系統層級（System-level）進行彌補：

1. 以集群互聯取代單卡極限： 依託華為昇騰生態及本土互聯技術，打造由數萬張國產晶片組成的超大規模算力集群。利用電網與綠能優勢（如「東數西算」樞紐），在數據中心層面以「數量」與「高頻寬網絡」拉平單卡算力不足。
2. 算子層與底層框架的「去CUDA化」： 過去依賴 Nvidia 的 CUDA 生態是最大軟肋。十五五期間，中國力推國產框架（華為 MindSpore、百度飛槳 PaddlePaddle），並推動國內 AI 企業（如 DeepSeek、阿里巴巴 Qwen 等）在大模型預訓練與推理中針對 Ascend 等本土晶片架構進行深度適配與算子優化，切斷對美系軟體生態的被動依賴。
3. 場景精細化：分離「訓練」與「推理」： 在需要極端算力的大模型預訓練端，透過現存庫存或雲端算力支撐；而在規模更大、商業回報最快的「終端推理」領域，全面採用國產晶片替換（如華為 950 系列已能滿足多數推理任務需求）。

四、新賽道押注：光學運算與新材料的代際彎道

在矽基電晶體逼近物理極限的當下，北京亦在十五五科研預算中大舉分散投資次世代技術：

• 光電融合（Photonic Integrated Circuits）：利用光子傳輸低延遲、高頻寬特性，繞開部分微影精度限制。
• 第三代/第四代半導體材料：在碳化矽（SiC）、氮化鎵（GaN）等功率與通訊元件上建立完全閉環的自主供應鏈。

戰略現狀與代價

客觀而言，這條自主化道路將承受高昂的代價：

• 能源消耗與成本攀升：製程落後意味著運算單元功耗更高，需要消耗更多電力與散熱資源。
• 軟體生態適配陣痛：中小企業與獨立開發者轉移至國產架構的遷移成本巨大。

但這套以「國產 DUV 苦撐產能＋先進封裝拼裝＋集群互聯補足＋全場景強制國產替代」的組合拳，已使中國建立起一套獨立於西方供應鏈之外、能維持社會與工業最低運轉上限的「冷戰式技術閉環」。

銳傳媒官方網站
https://vigormedia.tw/

銳傳媒Facebook
https://www.facebook.com/vigormedia.tw