台積電在矽光子領域的技術與產品為何？其上下游產業鏈為何？市場機會在那兒？

銳傳媒

銳傳媒/陳榮祥

1 小時前

台積電在矽光子領域的技術與產品為何？其上下游產業鏈為何？市場機會在那兒？

隨著 AI 運算模型參數量與晶片間資料傳輸頻寬呈指數型暴增，傳統銅導線在傳輸距離、信號衰減及散熱功耗上迅速逼近物理極限（Copper Ceiling），「光進銅退」成為半導體延續算力擴張的核心解方。

台積電在矽光子（Silicon Photonics, SiPh）領域並非只做單一元件，而是將矽光子整合進其 3DFabric 先進封裝平台，將自身的護城河從單純的「晶圓代工」推向「微系統共同封裝平台（System-on-Wafer / CPO）」。

一、 台積電的核心技術架構與產品推進

台積電的矽光子策略聚焦於讓光引擎（Optical Engine）與交換晶片（Switch）或 GPU 盡可能靠近，以壓低功耗與延遲。其關鍵技術架構為 COUPE（Compact Universal Photonic Engine，緊湊型通用光子引擎）：

COUPE 技術核心原理

3D 異質堆疊架構： COUPE 將負責驅動控制的 電子積體電路（EIC，通常採 6nm 左右製程），與負責光調變與傳輸的 光子積體電路（PIC，通常採 65nm 製程），利用無凸塊（Bump-less）的 SoIC-X 混合鍵合（Hybrid Bonding）技術進行垂直堆疊。
極致低損耗與微距互連： 透過 2–4 微米的極小鍵合間距（Bonding Pitch），相較於傳統微凸塊（Micro-bump）將傳輸損耗自 1.38 dB 驟降至 0.06 dB，大幅壓低光電轉換產生的廢熱與電阻，將互連延遲壓縮至 10–20 奈秒等級。
晶圓級光學測試（Wafer-level Optical Testing）：導入支援邊緣耦合器（Edge Coupler）與光柵耦合器（Grating Coupler）的晶圓級光學檢測，在進入昂貴的最終封裝前即可剔除光學不良晶圓，確保量產良率。

技術演進時程與產品形態

【第一代：插拔式模組光引擎 (2025-2026)】

COUPE 整合於 OSFP / QSFP-DD 規格之可插拔光收發模組 (1.6T / 3.2T)，作為過渡商用驗證。

【第二代：CPO 共同封裝光學 (2026-2027)】

將 COUPE 與運算晶片 (GPU/ASIC/Switch) 透過 CoWoS 先進封裝同置於單一有機/矽中介層載板上。

【第三代：光電一體單晶片 / 光學網絡架構 (2028+)】

光互連直接延伸進入運算晶片的核心層，實現完全的光學互連晶片網絡（Optical Fabric）。

二、 矽光子與 CPO 上中下游產業鏈分佈

台積電牽頭推動成立了「SEMI 矽光子產業聯盟（SiPh Alliance）」，連結了 EDA、材料、雷射光源、封測及模組廠，構成完整的生態鏈：

產業鏈環節	核心職責與關鍵技術	代表廠商與台積電合作夥伴
上游：EDA 與光學 PDK	開發電子與光子共同模擬（EPDA）工具，提供光學元件庫（波導、調變器、耦合器）	新思科技（Synopsys）、益華電腦（Cadence），均已支援台積電專屬 Optical PDK。
上游：外置光源（ELS）與三五族材料	矽本身是間接能隙材料無法發光，需由磷化銦（InP）、砷化鎵雷射供應 Continuous Wave Laser (CW Laser)	聯亞（3081）、全新（2455）、英特磊（IET-KY）；美商 Lumentum、Coherent。
中游：晶圓代工與光子整合（核心樞紐）	負責 EIC 與 PIC 晶圓製造，並透過 SoIC 進行晶圓級混合鍵合組裝	台積電（COUPE 核心製造者）；同業如聯電、格羅方德（GlobalFoundries）亦有布局。
中下游：先進光電封裝與光纖耦合 (OSAT)	解決光學對準（Alignment）、高精度光纖陣列（Fiber Array）貼合與被動元件組裝	日月光投控（3711）、訊芯-KY（6451）（台積電後段光引擎合作夥伴）；台星科。
檢測與精密分析設備	光路穿透分析、晶圓光損分析、高精度微米級奈米對位	汎銓（6830）（矽光子光損偵測分析）、閎康（3587）、光焱科技（7728）、惠特、直得。
下游：交換機系統與雲端客戶	採購 CPO 晶片組裝為機架式交換機，導入超大規模資料中心	晶片客戶：NVIDIA、Broadcom、Cisco；系統整合商：鴻海（工業富聯）、廣達；終端用戶：微軟、AWS、Google、Meta。

三、 矽光子與 CPO 的市場機會在那兒？

矽光子的爆發並非概念性題材，而是由資料中心架構的硬性剛需所驅動：

超大規模 AI 叢集的「功耗牆與散熱危機」

當前單一 AI 伺服器機櫃功耗高達數十至百瓩（kW），其中高速資料傳輸（電信號 SerDes 與銅纜線）所消耗的能源高達系統總功耗的 20% 至 30%。
改採 CPO 與矽光子架構後，訊號傳輸距離從數十公分縮短至數毫米，傳輸功耗可降低 25% 至 30% 以上，整體傳輸能耗甚至可比傳統銅纜降低高達 80% 至 90%。

網路傳輸速率跨入 1.6T / 3.2T 世代的物理轉折

傳統插拔式光收發模組（Pluggable Optical Transceivers）在 400G / 800G 世代尚能支撐，但進入 1.6T、3.2T 與 6.4T 交換容量（Switching ASIC 達到 51.2T 與 102.4T）時，PCB 走線的寄生電容、信號完整性（SI）與高頻損耗將使傳統電路無法運作。
矽光子收發器預期在短時間內將佔據高速光模組市場超過 50% 的份額，而 CPO 則成為 100T 交換機時代的標準解決方案。

機櫃間 Scale-out 網絡升級（光背板與光互連交換）

過去資料中心運算單元多局限於單機箱內互通，現在擴展至數萬顆 GPU 的超大型分散式運算（Scale-out）。
銅纜（DAC）在 200Gbps 傳輸速率下極限距離只剩不到 1–2 公尺，無法走出機架。這意味著機架對機架（Rack-to-Rack）與機房跨區傳輸必須全面轉向光纖與矽光子互連，催生出龐大的光電路交換機（OCS/CPO Switch）硬體替換市場。

台積電的商業利益：鞏固系統級壟斷

對台積電而言，掌控 COUPE 與 CPO 的標準制定，使晶圓製造客戶（如輝達、博通）從下單單一晶片，演變為必須連同先進封裝、光引擎、甚至整體矽基基板全由台積電一站式統包（Turnkey）。這讓台積電的單顆晶圓附加價值（ASP）從「千美元級的代工費」擴大為「數萬美元的系統封裝解決方案」，進一步拉大與三星、英特爾在 HPC 生態系的差距。

銳傳媒官方網站
https://vigormedia.tw/

銳傳媒Facebook
https://www.facebook.com/vigormedia.tw

世界盃最後之戰