聯電攜手智原　推出大降65%功耗矽智財

聯電今（12）日與ASIC設計服務領導廠商智原科技共同發表，在聯電55奈米低功耗嵌入式快閃記憶體製程的基礎矽智財元件庫、記憶體編譯器，以及關鍵介面IP等。這套完整的55奈米eFlash解決方案可同時滿足市場對低功耗與高密度的設計需求，尤其適用於各種物聯網與穿戴裝置等應用。

現在的電子裝置待機時間越來越長，為了延長電池續航力，低功耗的設計是首要門檻。智原透過低漏電記憶體周邊的優化設計，在待機模式時，功耗降低幅度達70%以上。其I/O元件庫在數位與類比介面都有提供，並有一套與5.0伏特介面相容的高壓I/O元件庫可供選擇，而這些IO元件庫都是採用聯電高臨界電壓HVT的核心元件所設計完成，以達到降低漏電的功能。

除了基礎IP之外，智原也開發關鍵介面IP，包含採HVT設計的低功耗USB 2.0 OTG PHY，在閒置狀態下，相較於傳統方法所設計出的OTG PHY，大幅降低了65%的功耗。

智原科技市場處處長暨發言人顏昌盛表示，針對低功耗的應用產品，公司從0.18微米、0.11微米、到現在的55奈米eFlash製程，與聯電始終保持密切合作關係，而彼此的合作相信都能讓雙方客戶在最短的時間內，攫取物聯網市場的新興商機。

聯電矽智財研發暨設計支援資深處長林世欽也說，公司持續擴大在IP資料庫上的建構，以帶給物聯網晶片設計人員更滿意的低功耗效益。尤其55奈米低功耗SST eFlash技術是一個已經被廣泛採用、有強大IP與設計資源投入、可供量產的製程。