台積電與夥伴聯手　推出3套經矽晶驗證的參考流程

台積電17日宣布，在開放創新平台（Open Innovation Platform，OIP）架構下成功推出3套全新經過矽晶驗證的參考流程，協助客戶實現16FinFET系統單晶片（SoC）與三維晶片堆疊封裝設計，電子設計自動化領導廠商與台積電已透過多種晶片測試載具合作開發，且完成這些參考流程的驗證。

台積電指出，全新的參考流程包括16FinFET數位參考流程提供完整的技術支援協助解決後平面式（Post-Planar）晶片設計的挑戰，包括粹取（Extraction）、量化線距佈局（Quantized Pitch Placement）、低VDD電壓操作、電遷移、以及電源管理。

16FinFET客製化設計參考流程提供包括類比、混合信號、客製化數位與記憶體等電晶體級客製化設計與驗證；三維積體電路（3D IC）參考流程能夠克服以三維堆疊方式進行垂直整合時所帶來的新挑戰。

台積電研究發展副總經理侯永清博士表示，「這些參考流程讓設計人員能夠立即採用台積公司的16FinFET製程技術進行設計，並且為發展穿透電晶體堆疊（Through Transistor Stacking，TTS）技術的三維積體電路鋪路。對於台積公司及其開放創新平台設計生態環境夥伴而言，及早並完整地提供客戶先進的矽晶片與生產技術著實是一項重大的里程碑。」