該技術可將NAND快閃記憶體錯誤校正使用的低密度同位(LDPC)解碼器的閘數減少38%，並將有助於東芝提高成本競爭力。東芝於2013年2月20日在舊金山國際固態電路會議(International Solid-State Circuit Conference)上發布該電路。
隨著容量的進步，錯誤校正對於確保NAND快閃記憶體的可靠性而言比以往任何時候都更為重要。錯誤校正率經過改善的先進錯誤校正特性是無線通訊中不可或缺的。就這二者而言，LDPC編碼都是最具前景的錯誤校正編碼之一。
LDPC解碼器電路的問題在於，其使用的機率資訊量超過傳統錯誤校正技術中所使用的位元資訊量，導致閘數較多。解決這一問題的方法包括用類比量（如電壓）來表示機率資訊。這就減少資訊表示所需的接線數量，因為一根電線可包含多位元類比資訊，但只包含一個位元的數位資訊。
然而，這種方法不夠實用，因為無法利用普遍使用的自動化設計工具來設計所需的大型系統。另外還存在將類比數位轉換器與數位類比轉換器進行整合的問題，因為它們不但體積大而且十分耗電。
東芝的時域類比與數位混合訊號處理電路利用「時間」表示資訊。跟以電壓為基礎的類比訊號一樣，「時間」可以包含多位元資訊，但是其介面電路、時間數位轉換器與數位時間轉換器相較於類比數位轉換器與數位類比轉換器不但體積小，而且功耗低。所有電路元素均為數位式，可以使用標準的設計自動化工具，並可輕鬆應用到大型系統中。
東芝已經製作LDPC解碼器，並證明其閘數比普通的數位實現方式少38%。
東芝半導體研發中心專家Daisuke Miyashita參與此次開發工作，他說：「我們將推動該擬議方法的研發，目標就是將其應用於各種系統，包括可處理大量資訊的LDPC解碼器。」
關於東芝東芝是一家全球領先的多元化製造商、解決方案供應商以及先進電子電器產品行銷商。東芝集團的創新和影像處理業務非常廣泛，包括：數位產品，包括LCD電視、筆記型電腦、零售解決方案和多功能事務機(MFP)；電子產品，包括半導體、儲存產品和材料；工業和社會基礎建設系統，包括發電系統、智慧社區解決方案、醫療系統以及扶手電梯和升降機；以及家用電器。
聯絡方式：東芝半導體 & 儲存產品公司Megumi Genchi / Kunio Noguchi, +81-3-3457-3367 [email protected]