回到頂端
|||
熱門: 燈會 走春 賞櫻

採DDC技術半導體 明年推出

中央商情網/ 2012.12.16 00:00
(中央社記者吳佳穎台北2012年12月16日電)致力開發低功耗互補金屬氧化半導体(CMOS)技術的SuVolta公司表示,富士通半導體採用DDC技術的55奈米製程技產品,預計2013上半年商品化;也是首件採DDC技術的產品。

SuVolta公司透過資料發布表示,深度耗盡通道(DDC)技術在效能及功耗的優勢,可提供富士通半導體65奈米或55奈米製程最優化的效能及功耗組合。預計2013年上半年將技術製程商品化。

兩家公司日前將分別使用富士通半導體的標準製程和DDC技術製造的相同電路進行實驗比較;結果DDC技術可將1.2V供應電壓下的數位電路效能提高約30%,並維持同等功耗,且如將供應電壓降至0.9V,DDC技術則可在保持相同效能時,將功耗降低47%。

SuVolta公司總部位於矽谷,致力於開發和授權可有效降低IC功耗並同時保持其運行效能的可微縮半導體技術。

社群留言

台北旅遊新聞

台北旅遊新聞