創意推28奈米DDR複合IP

創意總經理賴俊豪表示，考量28奈米製程開發成本昂貴，設計人員無不力求將更多功能塞進最小的面積裡，創意全新的28奈米PHY與控制器複合IP，將可滿足設計人員需求。

創意指出，新的28奈米IP面積比功能類似的40奈米IP小20%，適用於高頻寬的DDR3-2133。

創意還表示，新的複合IP使用晶圓代工龍頭廠台積電(2330)最先進的28奈米HPM製程，將使解決方案更趨完整，並可實現高價值及高效能的系統單晶片(SoC)。