益華電腦(Cadence)表示,台積電透過開發CoWoS測試載具,包含系統單晶片(SoC)與Cadence Wide I/O記憶體控制器和實體層IP,已經驗證Cadence 3D-IC技術適用於其CoWoS (chip-on-wafer-on-substrate)參考流程,使3D-IC設計成為電子公司具體可行的選項。
益華電腦指出,3D-IC技術為工程師提供許多關鍵優勢,包括更高效能、更低耗電與更小的體積。台積電的CoWoS是完善整合的製程技術,將眾多晶片黏接到單一裝置以減少耗電和體積,同時提供系統效能。
益華電腦3D-IC技術讓眾多晶片能夠在數位、客製與封裝環境中協同設計,在晶片與矽載體上實現矽穿孔(through-silicon vias,TSVs),而且支援微凸塊對準、配置、繞線、測試設計以及從系統觀點的分析和驗證。
此外,Wide I/O控制器和實體,證明了3D-IC技術在建置記憶體子系統方面的優勢,實現更高的記憶體頻寬,並且大幅減少作業耗電。