回到頂端
|||
熱門: 價值觀 虐貓案 Google

3D-IC技術 提升晶片整合

中央商情網/ 2012.03.27 00:00
(中央社記者吳佳穎台北2012年3月27日電)半導體設計、驗證、製造軟體暨IP廠商新思科技(Synopsys)今天宣布利用3D-IC整合技術加速多晶片堆疊系統設計,滿足電子產品在運算速度提升、結構尺寸縮小及功耗降低等需求。

台灣新思科技表示,3D-IC技術彌補傳統電晶體微縮(transistor scaling)的不足,讓設計人員藉由讓多個晶片垂直堆疊或在矽基板(silicon interposer)上達成2.5D的平行排列(side-by-side),以實現較高水準的整合。

「3D-IC整合」採用矽穿孔(through-silicon via,TSV)技術,是一種取代傳統晶片堆疊打線接合(wire-bonding)步驟的互連新技術;使用TSV可增加晶粒內(inter-die)的通訊頻寬、縮小封裝結構尺寸(formfactor),並降低多晶片堆疊系統的功耗。

PPM Associates總經理馬庫(Phil Marcoux)說,當2D微縮變得不實用後,集合效能、功耗和功能優勢的3D-IC整合技術,自然成了半導體科技的發展方向。有些3D-IC整合的優勢如提昇複雜度、強化效能,及降低功耗等,已獲得證實,但在3D-IC整合技術成為傳統2D架構的商業可行替代方案前,改善上市時程、降低風險及成本方面仍有待實現。

馬庫說,以3D-IC整合技術應用於半導體產業而言,新思科技所提供的經過矽晶驗證的電子設計自動化(EDA)及智財(IP)解決方案相當重要。

新思科技設計實作事業群資深副總裁暨總經理Antun Domic則表示,新興的3D-IC整合技術為想要提升系統效能、縮小封裝結構尺寸,及降低功耗的設計團隊提供具體的優勢。

Domic說,2.5D和3D-IC整合對於延長成熟製程技術的壽命,以及實現高度異質製程技術的集成扮演關鍵角色,因此在各式應用領域中因摩爾定律所面臨到的電晶體不斷微縮的問題也將獲得滿足,設計人員更有效率地實行多晶片堆疊系統。

此外,新思科技3D-IC initiative也將與IC設計與製造領導廠商密切合作,以提供全方位EDA解決方案,其中包括IC實作(implementation)及電路模擬(circuitsimulation)產品的強化版本。

社群留言