思源表示，為了解決日益複雜的數位IC設計與驗證環境，現有的偵錯解決方案必須重新設計，使IC設計偵錯工具可以更符合工程師所使用的IC功能驗證環境，進而幫助工程師提升工作效率。
思源資深產品行銷技術經理張立奇表示，全新Verdi3 IC設計偵錯平台，較上一代產品提升2倍性能、降低30%的資料庫儲存空間、更彈性化的客製環境，以及更容易整合與提供使用者可以自製工具的Verdi協作應用平台(Verdi Interoperable Apps (VIA) platform)等新功能，幫助使用者克服日益複雜的IC設計與驗證環境。
思源科技公司行銷副總經理米里根(Mark Milligan)表示，思源不斷地創新科技，提供工程師更有效率的IC偵錯方案，從最初的獨立且具有IC設計知識的偵錯工具、到第2代整合了電路行為分析、斷言(Assertion)、測試平台(Testbench)以及低功耗設計感知偵錯的自動化偵錯平台。
米里根表示，思源至今推出第3代的偵錯平台，進一步提供許多引人注目的功能，包括使用者可以自行定製合適的偵錯環境，並且享受更快速的偵錯效率，來解決來自於更大、更複雜的IC電路設計環境所發生的問題。
張立奇表示，在新版的Verdi3產品中，思源升級自有並且在業界被廣泛使用的快速訊號資料庫(FSDB)，使用者在使用Verdi3時，可以用更快的速度存取資料。
張立奇指出，Verdi3產品中升級的內容包括多執行緒(Multi-threaded)的FSDB讀取、更精簡的FSDB儲存檔案，以及併時邏輯模擬檔案寫出(Parallel Logic Simulation Dumping)。
此外，Verdi3也配備全新且更強大的新版編譯器，支援System Verilog 語法、更高速的編譯性能以及更好錯誤檢驗。新版的編譯器可以降低30%的編譯時間，並減少75%的記憶體使用量。
張立奇指出，思源科技採用更新的Qt使用者圖形介面平台，改寫了Verdi3的使用者圖形介面(GUI)。藉由新的介面，使用者可以任意的變更視窗中的工具設定，將Verdi3變成SoC偵錯環境的儀表板，也可以新增自訂命令、自訂視窗工具列及快捷鍵，提升偵錯的效率。
張立奇表示，這個全新的平台提供更便利的使用者介面，讓使用者可以輕易的將自有的功能、第三方工具以及運用VIA自訂的功能整合進Verdi3平台，提供更有效率及可靠的IC設計偵錯環境。